(12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平4-268284

(43)公開日 平成4年(1992)9月24日

(51) Int.Cl. ³		識別記号	庁内整理番号	FI	技術表示箇所
G11C	5/00	302 Z	2116-5L		
G06F	3/08	н	7165-5B		
	12/06	530	8841-5B	•	
H04N	5/907	В	7916-5C		

審査請求 未請求 請求項の数2(全 3 頁)


(21)出願番号	特數平3-48585	(71)出顧人	000005201 富士写真フイルム株式会社
(22)出顧日	平成3年(1991)2月22日	(72)発明者	神奈川県南足柄市中沼210番地 岡本 悟 東京都港区西麻布2丁目26番30号 富士马
			真フイルム株式会社内
		(74)代理人	弁理士 香取 孝雄
	·		

(54) 【発明の名称】 メモリカード

(57)【要約】

【目的】情報が高速に入力されるモリカードにおいて、 EEPROMの低速な書込みを高速化する。

【構成】EEPROMの配金領域を複数群に分割し、複数群の 群制類手段およびパッファ配像手段を設ける。主制類手 段は、外部からの入力情報を複数群に分割して群制類手 段よりパッファ配像手段に入力する。パッファ配像手段 は、この情報を低速で出力し、プロック制費手段はこれ をEEPROMに書き込む。



【特許請求の範囲】

【謝求項1】 EEPROMを記憶領域とするメモリカードにおいて、前記記憶領域は複数群に分割され、彼メモリカードは、前記複数群に対応する複数の群制御手段およびパッファ記憶手段と、複数群を制御する主制御手段とを有し、彼主制御手段は、直列に入力される情報を前記複数群に時分割して、群対応の罪制御手段よりパッファ記憶手段に渡し、誠パッファ記憶手段は、入力される情報を一時記憶してEEPROMの書込みの速度で出力し、前記群制御手段は前記パッファ記憶手段からの出力をEEPROMの 10対応する群の記憶領域に書き込むことを特徴とするメモリカード。

【請求項2】 請求項1に記載のメモリカードにおいて、前記パッファ記憶手段は、シングルポートメモリおよびデュアルポートメモリのいずれかであることを特徴とするメモリカード。

[発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、EEPROMを記憶領域とするメモリカードに関するものである。

[0002]

【従来の技術】電子スチルカメラで、固像データの保存 媒体に用いられる従来のメモリカードは、記憶領域がSR ANであった。SRAMは、パックアップ用の電源回路が必要 であり、ピット単価が高価となる欠点がある。近年、電 池のパックアツブが不要で、プロック単位に電気的消去 が可能なEEPROMを記憶領域とするメモリカードが実用化 され、容量もIMピットのものも現われ、SRAMのメモリカ ードに代って用いることが考えられよう。

[0003]

【発明が解決しようとする課題】しかし、現在のPEPROM は、低速でアクセスに時間がかかるという問題がある。 このEEPROMを用いたカメラでは、連写を可能とするため に、カメラ側に面像情報を一時的に記憶するパッファメ モリを設ける必要があり、連写の枚数が多くなるとパッ ファメモリは大容量になるという欠点がある。

【0004】本発明はこのような従来技術の欠点を解消し、カメラ側にパッファメモリを設けないで、速写が可能なメモリカードを提供することを目的とする。

[0005]

【課題を解決するための手段】本発明は上述の課題を解決するために、EEPROMを配憶領域とするメモリカードにおいて、この配憶領域は複数群に分割あれ、カードは、複数群に対応する複数の群制御手段およびパッファ配憶手段と、複数群を制御する主制御手段とを有し、主制卿手段は、直列に入力される情報を複数群に時分割して、群対応の群制御手段よりパッファ配憶手段に渡し、パッファ配憶手段は、入力される情報を一時配憶してEEPROMの書込みの速度で出力し、罪制御手段はこの出力をEEPROMの対応する群の記憶領域に書き込む。

[0006]

【作用】本発明によれば、メモリカードにおいて、EEPR OMの配金領域を複数群に分割し、複数群のプロック制御手段およびパッファ配金手段を設ける。群を制御する主制御手段は、外部からの入力情報を複数群に時分割してプロック制御手段よりパッファ配金手段に減す。パッファ配金手段は、この情報を低速で出力し、プロック制御手段は、これを群対応のEEPROMに書き込む。

[0007]

【実施例】次に添付図面を参照して本発明によるメモリカードの実施例を詳細に説明する。図1 は実施例を示すメモリカードの概略プロック図である。この実施例のメモリカードの構成において、メモリカード10は、カメラ(図示せず)に装着され、提影されたーコマ単位の関係情報およびその付属データを配録する。メモリカード10は、複数に分割されたEEPROMの配像領域を有し、これらの領域にパイプライン方式の並列書込みを行なうことにより、EEPROMの低速な書込みを高速化する。マスタコントローラ30は、EEPROM 21、22・・・20、およびSRAMのパッファメモリ41、42・・・40を接続するプロックコントローラ51、52・・・50と接続され、メモリカード10がカメラに装着されると、インターフェース32を介してカメラのコントロールユニットと接続される。

【0008】EEPROW 21、22・・・2n は単位配管領域すなわちクラスタ1、2・・・・ハ (n+1)、(n+2)・・・2n ・・・ で構成されている。この順番で各クラスタが選択され、所定量、例えば、パイト単位、または1クラスタ単位の面像情報が審さ込まれる。パッファメモリ41、42・・・4nは、EEPROWの前述の所定量の容量を有し、カメラの出力する速度で情報を書き込み、配憶した情報をEEPROWの書込み速度で読み出すことができるシングルポートメモリ、ないしデュアルポートメモリである。シングルポートメモリは、雪込み後に読み出し、デュアルポートメモリは雷込みと読出しを同時に行う。

【0009】EEPRONは、既存の記録を消去してから書込 みが行なわれるので、マスタコントローラ30は、カメラ と接続されると、カメラからの指示により記録個所のEE PROMをクラスタ単位で消去する。撮影が開始されると、 マスタコントローラ30は、インターフェース32を介して 40 カメラから入力される國像情報の時系列を所定量に時分 割して、例えば、パイト単位、または1クラスタ単位で プロックコントローラ51、52・・・5nに順番に出力すること を繰り返す。プロックコントローラ51、52・・・5nは、これ をそれぞれのパッファメモリ41、42・・・40 に配分する。 【0010】 パッファメモリ41、42・・・40は、それぞれ、 カメラの銃出し速度で入力される画像情報を書き込み、 その情報をPIFOの順序でEEPROMの低速な書込み速度で読 み出す。プロックコントローラ51、52···5nは、それぞれ のパッファメモリ41、42・・・4mの読み出す画像情報をEEPR 50 ONに低速で書き込む。EEPRON21、22・・・2mのそれぞれのク

3

ラスタに、所定量の関係情報が時分割に書き込まれる。 【0011】パッファメモリ41、42・・・40(以下パッファ と呼ぶ) が、デュアルポートメモリ、およびシングルポ ートメモリの場合の動作図を図2および図3に示す。図 2において、マスタコントローラ30は、カメラからの固 像情報を所定量に分割するライトサイクル町、W2・・・Wnで プロックコントローラ51、52···5mにこの番号順にサイク リックに出力する。各プロックコントローラ51、52・・・51 は画像情報をデュアルポートメモリのパッファ41、42・・・ する固体情報を書き込んで記憶し、記憶した情報を入力 順にライトサイクル町~mの期間に読み出し、読み出さ れた情報は、ブロックコントローラ51を介してEEPROM 2 1 のクラスタ1に書き込まれる。パッファ42は、ライト サイクル12に書き込んだ画像情報をライトサイクル12~ W1に読み出し、読み出された情報は、プロックコントロ ーラ52を介してEEPROM 21 のクラスタ2に書き込まれ る。以下同様にしてEEPROM 2m のクラスタnまで書込み が行なわれる。次に、クラスタ(n+1) ~2nが書き込まれ

【0012】図3において、マスタコントローラ30およびプロックコントローラ51、52・・・5mの動作は図2と同様であるが、パッファ41は、シングルポートメモリであるので動作が異なる。パッファ41は、ライトサイクル町で入力する図像情報を書き込み、次のライトサイクル町2~町にこの情報を読み出す。パッファ42は、ライトサイク

ルW2で入力する固像情報を書き込み、次に、この情報を ライトサイクルW3~Wa+1に脱み出す。書込みと読出しが シリアルに行なわれ、EEPROM 21 ~20に画像情報が記録 される。

【0013】EEPROMに配録された一コマ分の固像を選択し、書込みと同じ順序で読み出すことにより困像の再生が行なわれる。

[0014]

は画像情報をデュアルポートメモリのパッファ41、42・・・
40に出力する。パッファ41は、ライトサイクル町に入力 10 高速で読み出される風像情報を、複数のBEPROMに並列に する固像情報を書き込んで配像し、紀像した情報を入力 脚にライトサイクル町~町の期間に読み出し、読み出さ 体としてリアルタイムに使用できる。 PEPROMを高速の配 れた情報は、ブロックコントローラ51を介してEEPROM 2

【図面の簡単な説明】

【図1】本発明のメモリカードの実施例を示すプロック 構成図である。

【図2】 パッファメモリがデュアルポートメモリの場合 の実施例の動作図である。

【図3】パッファメモリがシングルポートメモリの場合 20 の実施例の動作図である。

【符号の説明】

10 メモリカード

21~2n EEPRON


30 マスタコントローラ

41~40 パッファメモリ

51~50 プロックコントローラ

[図1]

【图2】



19. Japan Patent Office (JP)	12. Laid-open Patent Gazette (A)
------------------------------	----------------------------------

11. Laid-open Patent Application Hei 4-268284

43. Date Published: September 24, 1992

51.	Int. Cl. ⁵ ID No.		Office	Control No.	FI	Technology Display Location
	G 11 C 5/00 30	02	Z	2116-5L		and the second s
	G 06 F 3/08		H	7165-5B		
	12/06 53	30		8841-5B		
	H 04 N 5/907		В	7916-5C		

Examination: Not requested yet Number of Claims: 2 (Total 3 pages)

21. Application Number: Hei 3-48585	71. Applicant: Fuji Photo Film Co., Ltd.
	(000005201), No. 210 Nakanuma,
22. Application Date: February 22, 1991	Minami Ashigara City, Kanagawa
	Prefecture
•	72. Inventor: Satoru Okamoto, Fuji Photo
	Film Co., Ltd., 2-26-30 Nishi Asabu,
	Minato-ku, Tokyo
•	74. Agent: Norio Katori, Patent Agent

54. TITLE OF INVENTION: Memory Card

55. ABSTRACT

OBJECT: To accelerate EPROM lowspeed writing in a memory card in which information is input at high speed.

CONSTITUTION: The EEPROM memory region is divided into a plurality of groups, and group control means and buffer memory means are provided for the plurality of groups. The main control means divides externally input information into a plurality of groups and inputs it to the buffer memory means from the group control means. The buffer memory means outputs this information at low speed and the block control means writes this to the EEPROM.

[Key to figure on page 601]

10 Memory card

From camera

- 12 Interface
- 30 Master controller
- 51 Block controller
- 41 Buffer memory
 Cluster 1
 Cluster n + 1

[left column]

1

WHAT IS CLAIMED IS:

Claim 1: A memory card, whose memory region is an EEPROM, wherein said memory region is divided into a plurality of groups; said memory card comprises a plurality of group control means and buffer memory means corresponding to said plurality of groups, and a main control means controlling the plurality of groups; the main control means time-divides serially input information into said plurality of groups and transfers it to the buffer memory means using the group control means for the corresponding group; the buffer memory means temporarily stores the input information and outputs it at the EEPROM's write speed; and said group control means writes the output from said buffer memory means to the memory region of the EEPROM's corresponding group.

Claim 2: A memory card, according to Claim 1, wherein said buffer memory means is either a single port memory or a dual port memory.

DETAILED DESCRIPTION OF THE INVENTION {0001}

Industrial Field of Application

The present invention pertains to a memory card whose memory region is an EEPROM. {0002}

Prior Art

The memory card typically used as an image data storage medium in an electronic still camera has been one whose memory region is an SRAM. An SRAM has the problems that it requires a power circuit for back-up, and the cost per bit is expensive. Recently memory cards whose memory region is an EEPROM have been developed; they do not need battery back-up and can erase block units electrically. Ones with a capacity of 1 Mbit have appeared, and they are expected to replace SRAM memory cards.

{0003}

Problems the Invention Is to Solve

However, current EEPROMs have the problem that they are slow and access takes time. If this EEPROM is used in a camera, making it possible to do continuous shooting requires providing a buffer memory at the camera side to temporarily store image information, and if there are many continuous shots, the buffer memory becomes high-capacity, which is a disadvantage. {0004}

The object of the present invention is to resolve these defects of prior art by providing a memory card that is capable of continuous shooting without providing a buffer memory at the camera side.

{0005}

Means of Solving the Problems

In order to resolve the aforesaid problems, the present invention is a memory card whose memory region is an EEPROM, wherein said memory region is divided into a plurality of groups. The card has a plurality of group control means and buffer memory means corresponding to the plurality of groups, and a main control means controlling the plurality of groups. The main control means time-divides serially input information into the plurality of groups and transfers it to the buffer memory means using the group control means for the corresponding group. The buffer memory means temporarily stores the input information and outputs it at the EEPROM's write speed. The group control means writes this output to the memory region of the EEPROM's corresponding group.

2

{0006} Operation

According to the present invention, the EEPROM's memory region is divided into a plurality of groups, and block control means and buffer memory means are provided for the plurality of groups. The main control means controlling the groups time-divides externally input information into a plurality of groups and transfers it to the buffer memory means using the block control means. The buffer memory means outputs this information at low speed, and the block control means writes this to the corresponding-group EEPROM.

{0007}

Embodiment

Next, an embodiment of a memory card in accordance with the present invention shall be described in detail with reference to the attached drawings. FIG. 1 is a schematic block diagram of a memory card illustrating an embodiment. In this embodiment's memory card constitution, a memory card 10 is mounted in a camera (not shown in the drawing), and stores imaged frame-unit image information and ancillary data. The memory card 10 has an EEPROM memory region that is multiply divided; the EEPROM's low-speed writing is accelerated by performing pipeline-type parallel writing to these regions. A master controller 30 is connected to block controllers 51, 52 ... 5n, which connect EEPROMs 21, 22 ... 2n and SRAM buffer memories 41, 42 ... 4n. When the memory card 10 is mounted in a camera, it is connected to the camera's control unit via an interface 32. {0008}

EEPROMs 21, 22 ... 2n are constituted as unit memory regions, namely, as cluster 1, 2 ... n, (n+1), (n+2) ... 2n Each cluster is selected in this sequence, and image information is written in a predetermined amount, for example, in byte units or 1-cluster units. Buffer memories 41, 42 ... 4n have the previously described EEPROM predetermined capacity; they are single port memories or dual port memories that can write information at the camera's output speed and read stored information at the EEPROM's write speed. A single port memory reads after writing, and a dual port memory writes and reads simultaneously.

An EEPROM writes after erasing previous storage, so the master controller 30, when connected to the camera, erases storage sites on EEPROMs in cluster units according to instructions from the camera. When imaging starts, the master controller 30 time-divides the image information time sequence input from the camera via the interface 32 into predetermined quantities, into byte units or 1-cluster units for example, and repeatedly outputs it in sequence to block controllers 51, 52 ... 5n. The block controllers 51, 52 ... 5n distribute this to the respective buffer memories 41, 42 ... 4n. {0010}

The buffer memories 41, 42 ... 4n write the respective image information that was input at the camera's read speed, and write that information in FIFO sequence at the EEPROM's slow write speed. The block controllers 51, 52 ... 5n write the read image information in the respective buffer memories 41, 42 ... 4n to the EEPROM at low speed. The predetermined amount of image information is

[left column]

3

written in a time-divided manner to the respective clusters of EEPROMs 21, 22 ... 2n. {0011}

FIG. 2 and FIG. 3 show operating diagrams when the buffer memories 41, 42 ... 4n (hereinafter "buffers") are dual port memories and single port memories. In FIG. 2, the master controller 30 cyclically outputs to block controllers 51, 52 ... 5n in this numerical sequence using write cycle W1, W2 ... Wn that divides the image information from the camera into predetermined amounts. Each block controller 51, 52 ... 5n outputs image information to dual port memory buffer 41, 42 ... 4n. The buffer 41 writes and stores the image information input in write cycle W1, reads the stored information in input sequence during the period write cycles W1 ~ Wn, and writes the read information to cluster 1 of the EEPROM 21 via the block controller 51. The buffer 42 reads the image information written in write cycle W2 during write cycles W2 ~ W1, and writes the read information to cluster 2 of the EEPROM 21 via the block controller 52. Then writing is similarly performed until cluster n of EEPROM 2n. Next, clusters (n+1) ~ 2n are read. {0012}

In FIG. 3, the operation of the master controller 30 and the block controllers 51, 52 ... 5n are the same as in FIG. 2, but the buffer 41 is a single port memory so it operates differently. The buffer 41 writes the image information input in write cycle W1, and reads this information in the next write

[right column]

4

cycles W2 ~ Wn. The buffer 42 writes image information input in write cycle W2, and then reads this information in write cycles W3 ~ Wn+1. Writing and reading are performed serially, and the image information is stored in EEPROMs 21 ~ 2n. {0013}

A frame's worth of image stored in an EEPROM is selected, and the image is reproduced by reading in the same sequence as writing. {0014}

Effect of the Invention

According to the present invention as thus described, image information read from a camera at high speed is written in parallel to a plurality of EEPROMs, thereby making it possible to utilize a slow EEPROM as a high-speed image storage medium. EEPROMs can be used as high-speed storage media in computers, etc.

BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1: A block schematic drawing showing an embodiment of the inventive memory card.

FIG. 2: An operating diagram for an embodiment in which the buffer memory is a dual port memory.

FIG. 3: An operating diagram for an embodiment in which the buffer memory is a single port memory.

EXPLANATION OF CODES

10 Memory card

21~2n EEPROM

30 Master controller

41 ~ 4n Buffer memory

51 ~ 5n Block controller

[Key to figures on page 603]

FIG. 1

10 Memory card

From camera

12 Interface

30 Master controller

51 Block controller

41 Buffer memory

Cluster 1

Cluster n + 1

FIG. 2

Master controller 30

Buffer 41

Buffer 42

Buffer 4n

FIG. 3

Master controller 30

Buffer 41

Buffer 42